基于JIT协议的OBS核心处理模块的设计与实现  

Design and implementation of OBS core processing module for JIT protocol

作　　者：姜荷[1] 吴龟灵[1] 李新碗[1] 陈建平[1] 

机构地区：[1]上海交通大学区域光纤通信网与新型光通信系统国家重点实验室,上海200240

出　　处：《光通信技术》2008年第2期35-37,共3页Optical Communication Technology

基　　金：国家自然科学基金(90204006)资助;国家863计划(2006AA01Z242)资助;上海市曙光计划资助

摘　　要：设计并实现了一个基于JIT协议的OBS核心处理模块。该处理模块以FPGA为平台,用硬件描述语言Verilog实现,共包括四个子模块:帧解析模块、交叉矩阵、调度器和帧生成模块。经过实际测试,该处理模块的实际处理时间在100M的时钟下仅为400ns,有效地提高了OBS核心节点的处理速度。In this paper, an OBS core processing module for JIT protocol is designed and implemented in FPGA using Verilog. The module includes four sub-modules： frame-degenerate module, cross matrix, schedule module and frame-generate module. The tests show that the processing time of this module can be within 400ns under a 100MHz clock. This greatly improves the processing speed of OBS core node effectively.

关 键 词：OBS JIT协议 核心处理模块 FPGA 

分 类 号：TN929.11[电子电信—通信与信息系统]