H.264并行编码算法的研究  

Research of Parallel Coding Algorithm in H.264

作　　者：蒋兴昌[1,2] 周军[1,2] 罗传飞[1,2] 

机构地区：[1]上海交通大学图像通信与信息处理研究所电子工程系 [2]上海数字媒体处理与传输重点实验室,上海200240

出　　处：《电视技术》2008年第2期33-35,共3页Video Engineering

摘　　要：以X264编码器作为研究对象,在指令集并行的基础上对其进行线程级并行优化,在Intel双核处理器平台上,针对非实时编码应用得到近2倍的加速比,针对实时编码应用得到1.5倍的加速比。Taking X264 coder as researching object, the thread-level parallel optimization is realized based on instruetion level parallelism. On Intel dual-core platform, the speedup is almost 2 in non-real-time coding applications, and 1.5 in real-time coding applications.

关 键 词：H.264 指令级并行 线程级并行 多核 

分 类 号：TN919.81[电子电信—通信与信息系统]