弹性分组环公平性算法的FPGA设计  

FPGA Design of Fairness Algorithms in Resilient Packet Ring

作　　者：高志英[1] 张治中[1] 

机构地区：[1]重庆邮电大学通信网与测试技术重点实验室,重庆400065

出　　处：《通信技术》2007年第12期350-351,354,共3页Communications Technology

摘　　要：随着弹性分组环的广泛使用,公平有效地利用有限的带宽资源尤为重要。文章主要介绍了公平性算法的FPGA设计,使其具有现实意义。With the increase of resilient packet ring, the fairness of the bandwidth on the links is even more important. To achieve the fairness bandwidth has become the goal. In this paper, the FPGA design of fairness algorithms in RPR is emphatically discussed

关 键 词：弹性分组环 公平性算法 FPGA 

分 类 号：TP393.1[自动化与计算机技术—计算机应用技术]