2μm万门门阵列设计技术  

Design Technology for thd 2μm CMOS Gate Array

作　　者：单晓冬[1] 孙武山[1] 

机构地区：[1]电子工业部东北微电子研究所,沈阳110032

出　　处：《微处理机》1997年第1期11-15,共5页Microprocessors

摘　　要：论述了2μmCMOS门阵列技术，特别着重介绍了门阵库、库单元和母片的建立，同时对门阵列布局布线流程进行了探讨。This paper describes the design technology for 2μm CMOS gate array including masterslice and cells, architecture, auto placement and routing 9 and verification. Authors use Cadence design topl to complete design process.

关 键 词：门阵列 CMOS 设计 集成电路 

分 类 号：TN402[电子电信—微电子学与固体电子学]