基于MCU架构的运动估计协处理器的研究与实现  

Study on design of motion estimation coprocessor based on MCU architecture

作　　者：宋锐[1] 贾媛[1] 吴成柯[1] 张建龙[1] 

机构地区：[1]西安电子科技大学综合业务数字网国家重点实验室,陕西西安710071

出　　处：《电路与系统学报》2008年第2期112-116,121,共6页Journal of Circuits and Systems

基　　金：国家自然科学基金资助项目(60372043)

摘　　要：根据视频编码对运动估计算法灵活性的要求,本文给出了一种新颖的基于微控制器(MCU)架构的运动估计协处理器设计,并将单指令多数据和流水线技术应用于这一结构中。处理器各模块功能独立,由运动估计算法代码控制运行,结构中加入了运动估计专用插值树和累加器树,配合运动估计专用指令,完成一个8×8小块的匹配运算只需要11个周期。处理器中加入的数据链路控制和专用双引DMA控制器解决了数据传输的瓶颈问题。该设计结构新颖独特,清晰灵活,便于硬件实现,可配合不同的主处理器完成视频编码。硬件仿真和验证表明,协处理器可以在50MHz下稳定地工作。A new motion estimation coprocessor is proposed based on the Micro Control Unit （MCU） architecture. SIMD and pipeline techniques are implemented in this coprocessor. The modules composing the coprocessor are under the control of motion estimation codes and are functionally independent. An interpolation tree and an adder tree are added into the architecture that is specially used in motion estimation. In virtue of these techniques, only 11 cycles are needed to match an 8×8 block. To resolve the bottleneck of mass data transmission, a data path control unit and a dual index DMA controller are specially designed. The post place and route simulation results show that the processor can work steadily at 50MHz.

关 键 词：MCU 运动估计 协处理器 

分 类 号：TN919.81[电子电信—通信与信息系统]