Design and Implementation of an FDP Chip  

FDP FPGA芯片的设计实现(英文)

作　　者：陈利光[1] 王亚斌[1] 吴芳[1] 来金梅[1] 童家榕[1] 张火文[1] 屠睿[1] 王建[1] 王元[1] 申秋实[1] 余慧[1] 黄均鼐[1] 卢海舟[1] 潘光华[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海200433

出　　处：《Journal of Semiconductors》2008年第4期713-718,共6页半导体学报（英文版）

基　　金：国家自然科学基金(批准号:60776023);国家高技术研究发展计划(批准号:2007AA01Z285)资助项目~~

摘　　要：A novel Fudan programmable logic chip （FDP） was designed and implemented with a SMIC 0. 18μm CMOS logic process. The new 3-LUT based logic cell circuit increases logic density about 11% compared with a traditional 4-input LUT. The unique hierarchy routing fabrics and effective switch box optimize the routing wire segments and make it possible for different lengths to connect directly. The FDP contains 1,600 programmable logic cells, 160 programmable I/O, and 16kbit dual port block RAM. Its die size is 6. 104mm× 6. 620mm, with the package of QFP208. The hardware and software cooperation tests indicate that FDP chip works correctly and efficiently.研究了新型的FDP FPGA电路结构及其设计实现.新颖的基于3输入查找表的可编程单元结构,与传统的基于4输入查找表相比,可以提高约11%的逻辑利用率;独特的层次化的分段可编程互联结构以及高效的开关盒设计,使得不同的互联资源可以快速直接相连,大大提高了可编程布线资源效率.FDP芯片包括1600个可编程逻辑单元、160个可用IO、内嵌16k双开块RAM,采用SMIC 0.18μm CMOS工艺全定制方法设计并流片,其裸芯片面积为6.104mm×6.620mm.最终芯片软硬件测试结果表明:芯片各种可编程资源可以高效地配合其软件正确实现用户电路功能.

关 键 词：FPGA programmable logic block programmable routing resource switch box 

分 类 号：TN791[电子电信—电路与系统]