8位10MSPS流水折叠式ADC的性能测试和分析  

Performance Test and Analysis of 8-Bit 10 MSPS Pipelined Folding ADC

作　　者：王百鸣[1] 闫杰[2] 洪岳炜[2] 

机构地区：[1]深圳大学信息工程学院EDA技术中心 [2]深圳大学光电子学研究所,广东深圳518060

出　　处：《微电子学》2008年第2期174-177,共4页Microelectronics

基　　金：国家自然科学基金重大研究计划资助项目(90407001);深圳市科技计划资助项目(200512)

摘　　要：利用信号完整性分析方法,研究探讨了高速ADC的性能指标测试问题。通过实验仿真,对一个自主设计的分辨率为8位、采样速率最高达10 MSPS的高速流水折叠式ADC进行了相关测试分析;分别给出了静态和动态测试结果。结果表明,信号完整性分析方法可以有效地用于高速中分辨率ADC的动态和静态测试。Problems in testing performance of high-speed A/D converter using signal integrality analysis method was discussed. Test analysis was made on a self-designed 8-bit 10 MSPS high-speed pipelined folding A/D converter. Both static and dynamic test results were given, together with relevant illustrations. Final results showed that the signal integrality analysis method could be effectively used in both dynamic and static tests of high-speed pipelined folding A/D converters.

关 键 词：A/D转换器 测试 信号完整性分析 有效位数 谐波失真 

分 类 号：TN792[电子电信—电路与系统]