高速数字信号处理中的双缓冲ZBT Sram控制器设计  

Design of Dual-buffer ZBT Sram Controller for the High-speed Digital Signal Processing

作　　者：钱博[1] 刘元涛[1] 钟鸣[1] 

机构地区：[1]沈阳理工大学装备工程学院,辽宁沈阳110168

出　　处：《沈阳理工大学学报》2008年第2期40-43,共4页Journal of Shenyang Ligong University

基　　金：国家"863"计划基金重点资助项目(2006AA701213B);武器装备重点基金资助项目

摘　　要：针对高速数字信号处理数据源的特点,提出了一种基于FPGA的片外ZBT Sram的双缓冲方案.该控制器提供FPGA与两片ZBT Sram之间的接口,通过乒乓操作实现了对高速AD数据流的无缝缓冲处理,为高速数字信号处理提供了符合流水线算法要求的输入数据.A dual-buffer scheme based on ZBT Srams of the FPGA is proposed for the high- speed digital signal processing. The controller, can provide the interface between the FPGA and two ZBT Srams, realize seamless buffering for high-speed AD data streams by using ping-pong operation, and supply the appropriate input data fitting the pipeline algorithm.

关 键 词：ZBT Sram控制器 乒乓操作 流水线设计 

分 类 号：TP332.3[自动化与计算机技术—计算机系统结构]