电路并行拓扑分析  

Parallel Topological Analysis for Circuits

作　　者：李锋[1] 张源[1] 

机构地区：[1]复旦大学电子工程系,上海200433

出　　处：《信息与电子工程》2008年第3期172-175,共4页information and electronic engineering

基　　金：国家自然科学基金资助项目(69872010)

摘　　要：提出了电路的并行拓扑分析法。该方法将节点撕裂法引入拓扑分析,完成对电路的并行处理,实现计算机对较大规模电路的并行符号分析,拓宽了符号分析法的应用"瓶颈",提高了符号分析的速度与效率。The parallel topological analysis for circuits is presented in this paper. The method combines node tearing with topological analysis to realize parallel symbolic analysis for larger scale circuits. The method not only successfully enhances the applicability of symbolic analysis, but also improves operational speed and efficiency.

关 键 词：电路分析 符号分析 节点撕裂 拓扑图 

分 类 号：TM133[电气工程—电工理论与新技术]