检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:张朝杰[1] 金小军[1] 郑阳明[1] 金仲和[1]
机构地区:[1]浙江大学信息与电子工程学系,浙江杭州310027
出 处:《浙江大学学报(工学版)》2008年第6期960-964,共5页Journal of Zhejiang University:Engineering Science
基 金:教育部科学技术研究重点资助项目(104096);高等学校全国优秀博士学位论文作者专项资金资助项目(2000353)
摘 要:针对微小卫星测控应答机的体积、重量及其功能灵活性,研究了接收机载波恢复环的实现方法.在分析已有载波恢复方法的基础上,采用正交欠采样技术,提出了一种基于CORDIC算法的全数字载波恢复环接收机结构.该结构省略了复数混频器中4个计算量非常大的乘法器和直接数字频率合成中的大查找表,大大节省了计算复杂度和硬件资源.利用Matlab系统仿真和ModelSim硬件描述语言仿真验证了方案的可行性.并在一块FPGA上综合了载波恢复环的VHDL设计代码,需要的逻辑资源仅为3.6%,最大工作频率可达226 MHz.整个设计方法可应用到其他可重构的接收机设计中.The implementation method of the receiver carrier recovery loop of micro-satellite affects the volume, weight and function reconfigurability of the transponder. Based on analysis of the traditional carrier recovery loop, using I/Q sub-sampling technique, this work presented a receiver architecture based on all digital carrier recovery loop using coordinate rotation digital computer (CORDIC) algorithm. This method Omits four computationally intensive multipliers of complex mixer and the large lookup table used by direct digital frequency synthesis. The solution is verified by the system simulation using Matlab and a hardware description language simulation using ModelSim. Furthermore, the very high speed integrated circuit hardware description language (VHDL) code of the carrier recovery loop was synthesized on a specific field programmable gate array (FPGA). The result showed that this circuit only needed 3.6% of the logic resource and achieved the maximum frequency of 226 MHz. The methodology can be applied to the design of other reconfigurable receivers.
分 类 号:V566[航空宇航科学技术] TN927[电子电信—通信与信息系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.44