分组密码IDEA的FPGA实现  

Implementation of the IDEA encryption arithmetic based on FPGA

作　　者：武玉华[1] 王汉华[1] 周玉坤[1] 李莉[1] 

机构地区：[1]北京电子科技学院,北京100070

出　　处：《计算机安全》2008年第7期4-7,共4页Network & Computer Security

基　　金：北京市自然科学基金资助项目(4063040);学院信息安全与保密重点实验室基金项目(YZDJ0509)

摘　　要：根据IDEA密钥扩展方式和加解密流程,采用FPGA技术,对IDEA的功能模块进行了划分和设计,重点介绍了该文中所设计的关键功能模块的实现方法。给出了Verilog语言编写的实现该算法的关键性源代码。最后,对该IDEA算法加/解密模块进行了较全面的测试及性能分析。理论分析和仿真的结果表明,该模块能够准确实现加密和解密。IDEA encryption/decryption module is implemented using FPGA. Design of main functional modules is described, which are partitioned based on the key expansion and the encryption/decryption flow of IDEA. Then the main source code written in Verilog HDL language is presented. Finally, the all-round test and analysis to the performance results are given, from both theoretical analysis and simulation show that the module can encrypt and decrypt correctly.

关 键 词：FPGA IDEA 分组密码 加密 

分 类 号：TP309.7[自动化与计算机技术—计算机系统结构] TP312[自动化与计算机技术—计算机科学与技术]