基于H.264逆量化IP的硬件实现  

Hardware Implementation For De-quantization IP In H.264

作　　者：庄国梁[1] 于映[1] 

机构地区：[1]福州大学物理与信息工程学院微电子学,福建福州350002

出　　处：《微计算机信息》2008年第20期170-172,共3页Control & Automation

基　　金：福建省科技厅集成电路(IC)技术平台建设(2003Q013)省科技厅项目;新型射频MEMS开关及其功能电路的集成技术研究(2005H029)省自然科学基金

摘　　要：本文提出了基于H.264的逆量化IP的优化结构及其硬件实现。它能够按照标准处理各种4×4块的逆量化,该IP可以嵌入到编码器也能用于解码器,可以作为ASIC设计中的一个模块,也适用于SOC平台设计中的硬件部分。在SMIC 0.18um工艺下,Synopsys DC的综合结果达到频率140MHZ,吞吐率560Mpixels/s,占用面积46050um2完全符合标准中的各种档次。The paper presents the optimized architecture and hardware implementation for de-quantization IP in H.264. It could deal with all kinds of 4×4 blocks. It could also be embedded in the encoder or decoder as a module in ASIC design or the hardwarepart in SOC system . Using SMIC 0.18um technology the compiled result in Synopsys DC is up to 140MHZ frequency and 560 Mpixels/s datathroughput rate with the cost of 46050 um2, which can achieve all kinds of level in H.264.

关 键 词：H.264 逆量化 IP 硬件 

分 类 号：TN919.81[电子电信—通信与信息系统]