一种基于PWM的CMOS数据接口电路设计  

A Scheme of CMOS Data Interface Circuit Based on PWM

作　　者：郭鸣[1] 张润曦[2] 汤亮 彭宣戈[1] 

机构地区：[1]井冈山学院信息科学与传媒学院 [2]华东师范大学信息科学技术学院,上海200062 [3]江西吉安电信公司,江西吉安343000

出　　处：《微计算机信息》2008年第20期295-297,共3页Control & Automation

基　　金：江西省教育厅科技项目(2002JYKJ18)

摘　　要：给出了一个基于0.25m标准CMOS工艺的高速数据接口电路。采用PWM(脉宽调制)技术和PLL(锁相环路)结构,降低了CRC(时钟恢复电路)的复杂程度。系统数据传输速达到400Mbps。适于接口数目有限,时钟恢复电路尽可能简单的电路系统。对实现片上IP核之间、乃至芯片之间的互连有参考意义。In this paper, a scheme of the high speed data interface circuit using 0.25m standard CMOS process is advised. Pulse width modulation and phase locked loop are adopted to reduce the complexity of clock recover）.＇ circuits. Data rate is about 400Mbps. It fits for application system of anticipating limited ports and simple circuits and advisable for interlinkage of different cores and chips.

关 键 词：脉宽调制 锁相环路 时钟恢复 

分 类 号：TN702[电子电信—电路与系统]