检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:褚子乔[1] 李罗生[1] 王东辉[1] 侯朝焕[1]
出 处:《微电子学与计算机》2008年第7期214-216,共3页Microelectronics & Computer
摘 要:在传统锁相环结构基础上设计了一种基于0.18μm CMOS工艺的高速、低功耗、低噪声的高性能混合信号锁相环.测试结果显示,该芯片在1.8V电源供电下,可以提供从10-600MHz的稳定输出信号.同时该芯片输出抖动小,在输出频率152MHz处的峰峰值抖动小于50ps,均方抖动约7ps.锁相环的版图尺寸为560μm×400μm,核心功耗约6mW.Based on the classic Phase-Locked Loop circuit, a high performance Mixed-Signal Phase-Locked Loop circuit, implemented in 0.18μm CMOS process, is presented. Testing results show that the circuit achieves a wide locking range of 10-600MHz at a 1.8Vpower supply. Also it has a very low peak-to-peak jitter less than 50ps at 150MHz output frequency. The area of the active layout of the PLL is 560μm × 400μm, power consumption is about 6mW.
分 类 号:TN4[电子电信—微电子学与固体电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.222