IEEE 802.16d中卷积Turbo码编码器的FPGA实现  

Realization of Convolutional Turbo Encoder in IEEE802.16d on FPGA

作　　者：庄镒鹏[1] 

机构地区：[1]南京邮电大学通信与信息工程学院,南京210003

出　　处：《中国新通信》2008年第15期47-49,共3页China New Telecommunications

基　　金：江苏省基金项目<下一代泛在通信网络端到端重配置关键技术研究>(BG2006039)资助

摘　　要：本文研究了卷积Turbo码的编码结构,探讨了编码器实现过程中的一些关键问题。结合IEEE802.16d协议中提出多进制编码的方案,以CycloneII系列FPGA芯片为硬件平台,实现了多进制卷积Turbo码编码器,仿真结果证明该编码器的正确性及合理性。We introduce the encoding structure of nonbianry convolutional turbo codes, and discussed the key problems in the realization. Combined with the project of CTC encoder taken from IEEE 802.16d, based on hardware flat roof of Cyclone II, a series of FPGA,we realize the whole encoder. The simulation result proved the correctness and rationality.

关 键 词：多进制 卷积TURBO码 IEEE 802.16d FPGA 

分 类 号：TN762[电子电信—电路与系统]