IEEE802.11a下Viterbi译码器仿真与实现  

Viterbi Decoder simulation and accomplishment under IEEE802.11a

作　　者：付佃华[1] 肖宛昂 付丽娟 

机构地区：[1]桂林电子科技大学信息与通信学院,广西桂林541004 [2]苏州中科半导体集成技术研发中心有限公司,江苏苏州215021

出　　处：《微计算机信息》2008年第24期242-244,168,共4页Control & Automation

基　　金：<融入MIMO技术的IEEE802.11a/b/gWLAN芯片>项目来源:江苏省科技成果转化专项资金项目(BA2006076)颁发单位:江苏省科技厅;<融入MIMO技术的IEEE802.11a/b/gWLAN基带芯片>项目来源:苏州市2007科技发展计划项目(ZXG0702)颁发单位:苏州市科技局

摘　　要：针对IEEE802.11a协议物理层高速卷积码解码器最高54M速率的需求,设计了高速Viterbi译码器。首先提出一种新型基四的Viterbi译码算法,采用大量存储器代替运算逻辑单元,提高速度;同时对回溯算法也作了改进,使用IP核双口RAM完成高速回溯。接着通过算法仿真完成算法的验证,采用优化的硬件实现方案,以64路全并行结构完成了高速基四算法的Viterbi译码器的设计,并将该设计应用到实际工程中。A high speed Viterbi decoder is designed for the requirement up to 54M decoder at physical level under IEEE802.1 la protocol. First, a new radix-4 Viterbi algorithm is brought up, using many memories instead of calculate logic units; Also the trace back algorithm is improved, using IP core dual ram to accomplish the high speed calculation. Then the verification of algorithm is completed through algorithm simulation. Finally the fast radix-4 algorithm Viterbi decoder is accomplished with all parallel structure with optimizing hardware implement algorithm, and has been used in proiect application.

关 键 词：维特比 判决方式 回溯长度 全并行 基四算法 

分 类 号：TN911[电子电信—通信与信息系统]