存储器阵列的奇偶校验电路设计探讨  

作　　者：许平[1] 

机构地区：[1]西安航空工业总公司航空计算技术研究所,西安710068

出　　处：《航空计算技术》1997年第4期23-27,共5页Aeronautical Computing Technique

摘　　要：奇偶校验电路是一种最小码距为2的一种随机存储器（SRAM）的故障测试方法，实践证明，该方法能够测出的差错占全部存储器差错的97％以上．文章论述了标准INTEL80286计算机的存储器阵列的奇偶校验电路的基本原理；详细地讨论了奇偶校验电路的设计及测试方法．

关 键 词：奇偶校验 故障触发条件 航空电子 存储器阵列 

分 类 号：V243[航空宇航科学与技术—飞行器设计]