Reed-Muller逻辑电路的功耗估算技术  

Power estimation techniques for Reed-Muller logic circuits

作　　者：叶锡恩[1] 干雪[1] 夏银水[1] 

机构地区：[1]宁波大学电路与系统研究所,浙江宁波315211

出　　处：《浙江大学学报（理学版）》2008年第5期526-529,共4页Journal of Zhejiang University（Science Edition）

基　　金：国家自然科学基金资助项目(60676017);浙江省自然科学基金人才专项资助项目(R105614);浙江省自然科学基金资助项目(Y106818);宁波市自然科学基金资助项目(2006A610091);浙江省新苗人才计划项目(2007G60G2070049)

摘　　要：提出了一种Reed-Muller(RM)逻辑电路的功耗估算方法.将多输入AND/XOR门分解成由2输入AND/XOR门构成的树,采用信号的跳变密度和信号概率来计算内部节点信号的开关活动率,从而实现电路的功耗估算.实验结果表明:该方法得到的估算结果与电路实际功耗二者之间具有良好的线性关系.A power estimation approach was proposed for Reed-Muller （RM） logic circuits. Given the signal probability and transition density of input signals, AND/XOR gates were decomposed into a number of 2-input gate tree, its switching activity was calculated to estimate the power dissipation. Experimental results indicated that the proposed approach can well predict the power dissipation for RM logic circuits without detail process information.

关 键 词：Reed—Muller逻辑 功耗估算 信号概率 跳变 密度 

分 类 号：TN431[电子电信—微电子学与固体电子学]