中微子探测器PMT读出电子学系统数据缓存方案  

Data Buffering Scheme of PMT Readout Electronics of Daya Bay Reactor Neutrino Experiment

作　　者：李秋菊[1] 王铮[1] 严雄波[1] 常劲帆[1] 魏微[1] 陆卫国[1] 

机构地区：[1]中国科学院高能物理研究所

出　　处：《核电子学与探测技术》2008年第1期202-205,共4页Nuclear Electronics & Detection Technology

摘　　要：本文介绍了用于大亚湾中微子实验的光电倍增管读出电子学系统的数据缓存方案及设计过程中考虑的若干要素。使用单一流水线缓存方式进行数据缓存的方法比较简单,但是所需的FPGA逻辑资源很大,相对应的芯片的价格很高;继而提出两级缓存的方案,先将待缓存的数据压缩,使数据量大幅度减小,减少了FPGA片内逻辑资源的使用量,降低了系统造价,是合理的设计方案。Two data buffeting schemes are discussed in detail for PMT readout electronics of Daya Bay Re- actor Neutrino Experiment. The first scheme is simple pipeline buffer scheme and cost a lot of FPGA resources. The corresponding high price of FPGA is not affordable. For the method of two-level buffers, data out from ADC are firstly suppressed. Data volume is decreased and FPGA resources are greatly saved. This is a feasible low cost readout scheme. Therefore two-level-buffer scheme is our reasonable option.

关 键 词：数据缓存 数据处理 流水线 VME FPGA 

分 类 号：TL822.6[核科学技术—核技术及应用]