基于FPGA的时统终端设计  

Design of Time System Based on FPGA

作　　者：冯强[1,2] 

机构地区：[1]长春光学精密机械与物理研究所,130033 [2]中科院研究生院,100049

出　　处：《微计算机信息》2008年第29期182-184,共3页Control & Automation

基　　金：中国科学院创新基金项目"光电经纬仪电子学系统的小型智能化改造"(200603)

摘　　要：文章针对FPGA的结构与特点,经过分析研究,提出了一种基于现场可编程门阵列(field pro grammablegate array,FP-GA)来实现对IRIG-B码(AC、DC码)的解码及各采样频率信号输出的新方法;与传统的方法相比,具有开放性、灵活性、体积小、功耗低、简单实用等优点,同时提高了同步精度,具有较强的抗干扰性。This paper aims at the characteristics of structure and performance of field programmable gate array （FPGA） . Based on FPGA , a new method of decoding IRIG-B code （ AC , DC code ） and producing periodical signal, is put forward. With the former methods, the way of decoder realizing has its advantages of flexibility, opening , simpleness , smallness and low consuming .Meanwhile, it enhances the precision of synchronous , as well as the anti-jamming ability..

关 键 词：FPGA(现场可编程门阵列) IRIG-B码 时统 Verilog—HDL语言 

分 类 号：TP316.2[自动化与计算机技术—计算机软件与理论]