AES密码算法的FPGA优化设计  

Optimized Design of AES Encryption Based on FPGA

作　　者：武玉华[1] 徐玲杰[1] 周玉坤[1] 李莉[1] 

机构地区：[1]北京电子科技学院,北京100070

出　　处：《通信技术》2008年第10期133-136,共4页Communications Technology

基　　金：北京市自然科学基金资助项目(编号:4063040)。

摘　　要：主要介绍基于FPGA的AES算法优化设计。从AES加密算法的介绍、Rijndael算法的描述、AES密码算法的优化设计、AES密码算法的FPGA实现、PC机与FPGA的通信设计等方面论述实现硬件加密的方法、手段、可行性和优越性;实现了基于FPGA技术的Rijndael算法,并给出了相应的各种仿真波形和结果。This paper principally presents the optimized design of FPGA-based AES algorithm, and describes the AES algorithm, the Rijndael algorithm, optimization of AES algorithm, the realization of AES cipher based on FPGA, the communication programmable logic device function of PC and FPGA, including the realization of Rijndeal algorithm based on FPGA technology. Finally it gives various corresponding simulation results and waveforms output.

关 键 词：高级加密标准 现场可编程逻辑门阵列 优化 通用异步接收器/发送器 

分 类 号：TP309[自动化与计算机技术—计算机系统结构]