基于FPGA的RS译码器的设计与实现  

Design and Implementation of Reed-solomom Decoder Based on FPGA

作　　者：孙琎[1] 杜伟韬[2] 徐伟掌[2] 郑超[3] 

机构地区：[1]普天信息技术研究院有限公司,北京100080 [2]中国传媒大学数字化工程中心,北京100024 [3]浙江大学,杭州310007

出　　处：《中国传媒大学学报（自然科学版）》2008年第3期73-77,共5页Journal of Communication University of China：Science and Technology

摘　　要：采用改进型Berlekamp_Massey(RiBM)算法设计并实现了基于FPGA的符合DRM_DCP接口协议的RS(255,207)译码器,可实现对每个码字(255个码元)中不多于24个码元的错误进行纠正。此外,介绍了设计中所采用的一种层次化数字信号处理IP的设计流程,可有效的提高设计和验证的效率。This paper presents an implementation of RS （255 ,207） decoder for DRM_DCP protocol, which is designed based on the Modified Berlekamp_Massey algorithm. The proposed circuit is capable of correcting up to 24 errors in every frame. This design use a hierarchical design/verification flow for digital signal processing IP which can effectively prompt the design efficiency.

关 键 词：RS译码器 FPGA 关键方程 TimeQuest时序约柬 

分 类 号：TP331.1[自动化与计算机技术—计算机系统结构]