基于DSP Builder的格型FIR滤波器的设计与实现  

Design and realization of the lattice FIR filter using DSP builder

作　　者：梁青[1] 熊伟[2] 廖延娜[1] 

机构地区：[1]西安邮电学院电子与信息工程系,陕西西安710121 [2]空军工程大学电讯工程学院,陕西西安710077

出　　处：《西北大学学报（自然科学版）》2008年第5期727-730,共4页Journal of Northwest University（Natural Science Edition）

基　　金：陕西省自然科学基金资助项目(2006F13);陕西省教育厅科学研究计划基金资助项目(06JK198)

摘　　要：目的研究提高格型FIR滤波器的运算速度、优化硬件资源利用率的方法。方法研究了格型FIR滤波器结构特点,提出了一种改进的格型FIR滤波器结构。并基于FPGA芯片,利用DSPBuilder技术,将MatLab/Simulink设计工具和QuartusⅡ设计工具有效的结合起来,设计了所提出的改进的格型FIR滤波器。结果通过计算机仿真分析,改进后的格型FIR滤波器的最高工作频率和占用的LE等性能指标有了很大提高。结论DSP Builder是进行数字信号处理的一种有效方法。所提出的改进的格型FIR滤波器能够提高格型FIR滤波器的运算速度,降低硬件资源利用率。Aim To research the new approach to accelerate the operation and optimize the availability of hardware resource in lattice FIR filter.Methods The structure features of lattice FIR filter were introduced.A new improved structure is presented,and designed by use of DSP Builder Tool which combines MatLab/Simulink and Quartus Ⅱdesign tools in FPGA chips.Results By computer simulating,Max frequency of lattice FIR filter is higher than before,the number of LE used is reduced.Conclusion It is more effective to process digit signal by using DSP Builder.This new improved lattice FIR filter can accelerate the operation and optimize the availability of hardware resource.

关 键 词：格型FIR滤波器 FPGA DSP 逻辑单元 

分 类 号：TN919.31[电子电信—通信与信息系统]