数字阵列雷达数字下变频器ASIC芯片设计  

Design of DDC ASIC Chip for Digital Array Radar

作　　者：伍小保[1] 章仁飞[1] 王冰[1] 张卫清[1] 

机构地区：[1]中国电子科技集团公司第三十八研究所,安徽合肥230031

出　　处：《雷达科学与技术》2008年第6期496-500,共5页Radar Science and Technology

摘　　要：数字下变频器主要是实现数字中频/射频信号到基带信号的变换,广泛应用于通信和雷达的数字化接收机设计中,多通道可编程DDC由于在小型化以及通道一致性方面的优势,也成为新型全数字阵列雷达数字T/R组件设计中的一个关键技术。文中介绍了具有完全自主知识产权的四通道可编程数字下变频器ASIC芯片的前端设计,包括芯片系统结构设计、各子模块设计(NCO/CIC滤波器/HB滤波器/FIR滤波器),给出了基于VerilogHDL语言设计的综合与仿真结果,以及基于SMIC 0.18μm库的综合结果。Digital down-converter（DDC） implements the transformation from intermediate frequency signal to baseband signal, widely used in the design of communication and radar receivers. Because of miniaturization and channel identity, multi channel programmable DDC becomes a key technique of the digital T/R modules in digital array radar. This paper introduces the design of four-channel programmable DDC front end of intellectual property rights, including system architecture design, sub-module design（NCO/CIC filter/HB filter/FIR filter）. The results of synthesis and simulation based on VerilogHDL are given. The results of synthesis based on SMIC 0.18μm library are also given.

关 键 词：数字下变频器 ASIC设计 CORDIC算法 CIC滤波器 

分 类 号：TN957.5[电子电信—信号与信息处理]