一种多级的零偏差时钟布线  

A Multi-Staged Zero Skew Clock Net Routing

作　　者：李芝燕[1,2] 严晓浪[1,2] 郑宁[1,2] 

机构地区：[1]浙江大学计算机系 [2]杭州电子工业学院CAD研究所

出　　处：《电子学报》1998年第2期95-98,共4页Acta Electronica Sinica

摘　　要：时钟布线是设计高性能ＶＬＳＩ系统的重要一环。本文提出了一种新的多级零偏差时钟布线算法，首先，我们提出了一种基于加权选择的单级时钟树生成算法。在该算法中，基于均衡原则，对各时钟汇点的负载电容、各时钟子树的延迟时间以及它们根节点之间的距离进行了综合考虑。然后，针对减小该生成时钟树的相位延迟，我们又提出了一种有效的缓冲器定位算法。同以前的算法相比，本文提出的算法在保证得到准确的零偏差时钟树的同时，连线总长度和相位延迟都有明显的减小。

关 键 词：时钟布线 时钟偏差 零偏差 VLSI IC 

分 类 号：TN470.5[电子电信—微电子学与固体电子学]