AVS视频硬件解码器运动补偿单元的设计  

Design and Validation of Motion Compensation in AVS Hard-decoder

作　　者：赵建全[1] 张卫宁[1] 袁鲲[1] 李晓燕[1] 

机构地区：[1]山东大学信息科学与工程学院,山东济南250100

出　　处：《电气电子教学学报》2008年第6期21-24,共4页Journal of Electrical and Electronic Education

摘　　要：本文基于音视频编解码标准AVS运动补偿部分算法,提出了一种高效的硬件结构。该设计以8×8块为基本运算单元,由运动向量MV计算、参考像素读取及像素插值3级流水线结构组成,并采用Verilog HDL语言完成了硬件设计,实验数据表明本设计能够完全满足AVS高清视频实时解码的要求。This paper proposed to give an efficient hardware architecture of motion compensation which based on the AVS（Audio Video Coding Standard）standard. This architecture uses three pipelines which consist of computation of MV（Motion Vector）, reference fetch and pixel interpolation. This design is validated in Verilog HDL, and the result shows this architecture completely satisfies the real time decoding of AVS.

关 键 词：AVS 硬件解码器 运动补偿 

分 类 号：TP301.6[自动化与计算机技术—计算机系统结构]