一种高压缩ROM直接数字频率合成电路  

A DDFS with a highly Compressed Phase to Sine Mapping

作　　者：郝志坤[1] 石寅[2] 袁凌[2] 曹晓东[2] 倪卫宁[2] 郝国法[1] 

机构地区：[1]湖北省武汉市武汉科技大学信息学院,430081 [2]中国科学院半导体研究所高速电路实验室,北京100083

出　　处：《微计算机信息》2009年第3期158-160,共3页Control & Automation

基　　金：中科院支撑项目:铷钟集成化研究申请人:石寅

摘　　要：在无线数字通信领域中,直接数字频率合成技术被证明是行之有效的,但对于超大规模集成电路的实践来说,如何压缩正弦幅度字的存储机制成为业界关注的焦点,对这一问题,可采用分级压缩和累加等国际流行算法对幅度字进行处理,计算结果的优度也不甚理想,本文采用最新的四级压缩方案,可使存储压缩数据量较原始数据量压缩达到90%以上而线性度保持不变,经过仿真与投片测试,基于Charter0.35um工艺,芯片面积仅为7.96mm2,无寄生动态范围达到70dBc。A direct digital frequency synthesizer （DDFS） with a highly compressed phase to sine mapping ROM is presented.A ROM size reduction technique based on sine symmetry technique, Sunderland technique, sine-phase difference technique, quad line approximation technique and quantization and error ROM technique is presented. The ROM size for a 10-bit sine output is only 768 bits. It has been implemented using a 0.35-um CMOS process and the die area is 7.96mm2.

关 键 词：CMOS集成电路 直接数字频率合成技术 桑德兰算法 线形加和近似 

分 类 号：TP301.6[自动化与计算机技术—计算机系统结构]