40nm FPGA的功耗管理和优势  

作　　者：Sevi Verma 

机构地区：[1]Altera公司

出　　处：《今日电子》2009年第2期50-53,共4页Electronic Products

摘　　要：随着工艺尺寸的减小，数字逻辑电路的漏电流成为当前FPGA面临的主要挑战。静态功耗增大的主要原因是各种漏电流源的增加。图1所示为随着更小逻辑门长度的技术实现，这些漏电流源是怎样随之增加的。此外，如果不采取专门的功耗措施，较大的逻辑电容和较高的开关频率也会导致动态功耗增大。

关 键 词：功耗管理 FPGA 数字逻辑电路 优势 工艺尺寸 静态功耗 技术实现 动态功耗 

分 类 号：TN791[电子电信—电路与系统] TP332[自动化与计算机技术—计算机系统结构]