基于SOPC的简易误码率测试仪设计技术  

作　　者：王建国[1] 李绍光[1] 

机构地区：[1]中国海洋大学

出　　处：《单片机与嵌入式系统应用》2009年第2期60-63,共4页Microcontrollers & Embedded Systems

摘　　要：介绍一种利用Altera公司Cyclone Ⅱ系列FPGA和第2代软核处理器Nios Ⅱ的误码率测试仪的设计方法。该测试仪能够满足通信速率在40~175Mbps的通信线路的误码率测量及通信质量评估的要求，具有体积小、功耗低、成本低、测量灵活和易于软硬件升级、硬件可重构等优势，有着很高的实用价值和参考价值。

关 键 词：可编程片上系统 软核处理器 可编程逻辑阵列 误码率测试仪 知识产权核 

分 类 号：TN98[电子电信—信息与通信工程]