单片UHF RFID阅读器中频率综合器的研究  

A Frequency Synthesizer for Single-Chip UHF RFID Reader

作　　者：陈子晏[1] 张润曦[1] 石春琦[1] 陈磊[1] 马和良[1] 赖宗声[1,2] 景为平[3] 

机构地区：[1]华东师范大学微电子电路与系统研究所,上海200062 [2]华东师范大学纳光电集成与先进装备教育部工程研究中心,上海200062 [3]南通大学江苏省专用集成电路设计重点实验室,江苏南通226007

出　　处：《微电子学》2009年第1期6-10,20,共6页Microelectronics

基　　金：上海市国际合作基金项目(07SA04);上海市科委项目(06SA14);上海重点学科建设项目(B411);江苏省ASIC重点实验室资助项目(JSICK0601)

摘　　要：根据EPC global C1G2射频协议要求以及我国的射频识别协议草案,提出了一种应用于860~960 MHz UHF波段单片射频识别(RFID)阅读器的3阶II型电荷泵锁相环(CPPLL)频率综合器,其输入参考频率为250 kHz。电路采用MOSIS IBM 0.18μm RF/MM CMOS工艺,仿真结果表明:锁相环输出频率范围为760 MHz^1.12 GHz,锁相环输出频率为900 MHz时,相位噪声为-113.1 dBc/Hz@250 kHz,-120.4 dBc/Hz@500 kHz。电源电压3.3 V,消耗总电流9.4 mA。According to requirements of EPC RFID Class-1 Generation-2 Protocols, a 3-order Ⅱ-type charge pump phase locked loop （CPPLL） with a 250 kHz reference frequency was proposed, which acted as a frequency synthesizer for single-chip UHF RFID reader. The proposed CPPLL was implemented in MOSIS IBM 0. 18 um RF/ MM CMOS technology. Post simulation results showed that the PLL had an output frequency ranging from 760 MHz to 1.12 GHz, and a phase noise of -113. 1 dBe/Hz and -120. 4 dBc/Hz at 250 kHz and 500 kHz offset, respectively, for 900 MHz operating frequency, while drawing 9. 4 mA of current from a 3.3 V power supply.

关 键 词：频率综合器 电荷泵锁相环 阅读器 超高频射频识别 

分 类 号：TN431.1[电子电信—微电子学与固体电子学]