FPGA实现FIR抽取滤波器的设计  

Design of FIR decimation filter based on FPGA

作　　者：崔永俊[1] 罗建华[2] 

机构地区：[1]电子测试技术国家重点实验室 [2]仪器科学与动态测试教育部重点实验室

出　　处：《电子技术（上海）》2009年第2期4-6,共3页Electronic Technology

摘　　要：采用基于分布式算法思想的方法来设计FIR滤波器,利用FDAtool设计系统参数,计算滤波器系数,同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构,对FIR数字滤波器的FPGA实现方法进行分析。In this paper, distributed algorithm based on the thinking of ways to design FIR filter, Make use of FDAtool designing the system parameters, the filter coefficient calculated at the same time in order to meet the system requirements into account the factor of the median. According to the FIR digital filter structure, analysised the FIR digital filter implementation of the FPGA.

关 键 词：FIR FPGA 滤波器系数 

分 类 号：TP312[自动化与计算机技术—计算机软件与理论] TP391.72[自动化与计算机技术—计算机科学与技术]