同步数字系统时钟分布及偏斜补偿技术研究  

Research on the Clock Distribution Network and the Deskew Techniques in Synchronous Digital Systems

作　　者：冀蓉[1,2] 曾献君[3] 陈亮[1] 张峻峰[2] 

机构地区：[1]国防科技大学计算机学院,湖南长沙410073 [2]西安卫星测控中心,陕西西安714000 [3]福州大学福建微电子集成电路重点实验室,福建福州350002

出　　处：《计算机工程与科学》2009年第3期135-138,共4页Computer Engineering & Science

基　　金：国家自然科学基金资助项目(60676016)

摘　　要：本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿技术进行了比较和分析。In this paper, we consider the effects of clock skew and jitter, which are the two primary parameters of clock distribution networks, on the performance of systems. The present clock distribution network and clock deskew techniques in high-performance VLSI synchronous digital systems are reviewed and classified. These deskew techniques are compared and summarized from the aspects of architecture, deskew precision, jitter, power consumption, and the ease of implementation.

关 键 词：时钟分布 时钟偏斜 时钟抖动 树 网格 时钟补偿 

分 类 号：TN403[电子电信—微电子学与固体电子学]