有功电能计量IP核的设计  

The IP core design of active power metering

作　　者：王艳[1] 袁慧梅[1] 

机构地区：[1]首都师范大学信息工程学院,北京100048

出　　处：《电子技术应用》2009年第4期48-51,共4页Application of Electronic Technique

基　　金：北京市科技新星基金项目(2006B58)

摘　　要：对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用VHDL作为设计语言,在QuartusⅡ软件下完成综合和仿真,并在Altera公司的FPGA芯片CycloneⅡEP2C35F484C8目标板上实现设计。This paper introduces the mathematic module of the active energy metering, and presents the corresponding IP core implementation model .The theory and design of cascade integrator comb（CIC） decimation filter, infinite impulse response（ⅡR） high pass filter, finite impulse response（FIR） low pass filter and digital frequency change（DFC） are introduced in detail. This design is simulated by Simulink, and designed with VHDL. Synthesis and simulation are completed by QuartusⅡ development tools. Finally, it has been implemented in Ahera＇s FPGA chip CycloneⅡ EP2C35F484CS.

关 键 词：有功功率 FPGA CIC抽取滤波器 DFC 

分 类 号：TM921.5[电气工程—电力电子与电力传动]