单精度浮点除法器的优化设计与仿真  

作　　者：汪小志[1] 高珍冉[2] 刘志刚[3] 

机构地区：[1]中国地质大学江城学院机电学部 [2]西南林业大学计算机与信息学院 [3]中国南方电网云南电力研究院

出　　处：《电工文摘》2012年第2期50-52,共3页

摘　　要：针对基于SRT算法的单精度浮点除法器进行优化设计,采用VHDL语言,在FPGA上实现了单精度浮点除法器的设计,并结合飞速转换法对除法器的关键部分进行时间延时的改善,具有高精度性以及较宽的运算范围,可以满足自适应语音编码的要求。最后,使用NC-sim和Maxplus2仿真软件进行仿真,使用Synplify进行逻辑综合,达到优化设计的预期效果。

关 键 词：飞速转换法 优化设计 除法器 SRT算法 单精度浮点 

分 类 号：TP332.22[自动化与计算机技术—计算机系统结构]