UWB系统中(解)交织器低复杂度的实现  

Implementation of Low-complexity for(De)-Interleaver in UWB System

作　　者：李晶峰[1] 王雪静[1] 叶凡[1] 任俊彦[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室微纳电子科技创新平台,上海201203

出　　处：《计算机工程》2009年第7期217-219,共3页Computer Engineering

基　　金：2006年上海应用材料研究发展基金资助项目(06SA15);2006年英特尔博士生论文基金资助项目(2006071);2007年上海市科委集成电路设计(SDC)专项基金资助项目(077062005)

摘　　要：提出一种低复杂度的(解)交织器现场可编程门阵列实现方法,采用XilinxFPGA自带的双端口存储器,能有效降低FPGA资源的消耗,且输入位宽和输出位宽无需相同,适用于多带正交频分复用超宽带系统。实验结果表明,系统所占用的slices数目对于交织器和解交织器来说分别降低了46%和78%。A novel method to implement low-complexity Field Programmable Gate Array（FPGA） for （de）interleaver is proposed, which uses dual-proted memory of Xilinx FPGA. The consumption for resources to FPGA is reduced and the read-width is not necessarily equal to write-width. It is fitting to Multi-Bandwidth Orthogonal Frequency Division MultipIex（MB-OFDM） Ultra-Wide Bandwidth（UWB） systems. Experimental results show the numbers of occupied slices are reduced by 46% and 78% for interleaver and deimerleaver respectively.

关 键 词：正交频分复用 超宽带 现场可编程门阵列 

分 类 号：TP311.5[自动化与计算机技术—计算机软件与理论]