支持AltiVec技术的可分裂式加法器研究与设计  

Research and design of fissile adder for AltiVec technology

作　　者：黄小平[1] 樊晓桠[1] 张盛兵[1] 庄伟[1] 

机构地区：[1]西北工业大学计算机学院,西安710072

出　　处：《计算机工程与应用》2009年第12期63-65,123,共4页Computer Engineering and Applications

基　　金：国家自然科学基金重点项目No.60736012;No.60573107;西北工业大学研究生创业种子基金资助项目No.200755~~

摘　　要：AltiVec技术是Power PC体系结构处理器采用的多媒体向量处理技术。研究和设计了支持该技术的128位可分裂式加法器。该加法器可分裂实现16个字节、8个半字、4个字的并行加法操作。从时序、面积以及验证的复杂度等方面对三种设计方法进行了分析比较。AltiVec is a vector processing technology adopted by PowerPC processor.A fissile adder for it is presented.The 128- bits fissile adder can finish sixteen bytes add-operations or eight half-words add-operations or four words add-operations.h also provides the analysis of the timing,area and the verification complexity as to different design methods.

关 键 词：AhiVec技术 加法器 可分裂 先行进位 

分 类 号：TP303[自动化与计算机技术—计算机系统结构]