纳米级变频器及加法器的新概率建模方法(英文)  

A New Probabilistic Modelling of Nanoscale Inverters and Adder

作　　者：李建平[1] 王森华[1] 赵刚[2] 

机构地区：[1]后勤工程学院国际小波分析应用研究中心,重庆400016 [2]后勤工程学院干部任职培训大队,重庆400016

出　　处：《后勤工程学院学报》2009年第3期88-91,共4页Journal of Logistical Engineering University

基　　金：国家863计划资助项目(2007AA01Z423);国家自然科学基金资助项目(60703113,10471151);重庆市自然科学基金资助项目(CSTC,2008BB2034)

摘　　要：纳米级数字电路应用时，必须考虑设备故障对纳米级设计的影响。在马尔可夫新特性随机场基础上，提出了纳米级变频器和加法器的概率逻辑模型，并用它们来建模概率行为。实验分析显示设备故障的概率分布极大依赖于系统结构及其他运行参数。During the application of nano-scale digital circuit, the device failure must be taken into account in the nanoscale design. Based on the Markov random field with new features, this paper presents the probabilistic logic model to model the probabilistic behavior of nanoscale inverter and adder. The analysis shows that the device probability distribution highly depends on the system structures and other performance parameters.

关 键 词：纳米级 概率逻辑 变频器 加法器 

分 类 号：TB114.3[理学—概率论与数理统计]