VLIW处理器ISA建模与辅助软件优化技术  

VLIW processor ISA modeling and aided software optimization technology

作　　者：严迎建[1] 叶建森[1] 刘军伟[1] 徐劲松[1] 

机构地区：[1]解放军信息工程大学电子技术学院,河南郑州450004

出　　处：《计算机工程与设计》2009年第11期2727-2729,2752,共4页Computer Engineering and Design

基　　金：国家863高技术研究发展计划基金项目(2008AA01Z103)

摘　　要：在基于VLIW结构的分组密码专用处理器设计过程中,研究了VLIW处理器的指令集体系结构建模技术。设计了一个指令精确的指令集模拟器,通过附加一个流水线相关及停顿统计模块,实现了周期精确的程序运行统计和流水线停顿统计。结合指令集模拟器、汇编器以及调试器,设计了一个面向VLIW处理器的辅助程序优化环境。利用模拟器和调试器来评估程序的指令级并行度以及资源占用情况,辅助程序开发者优化VLIW处理器程序,从而达到软硬件协作开发VLIW处理器指令级并行性的最终目的。In design of a block cipher specific very long instruction word （VLIW） processor, instruction set architecture （ISA） modeling of VLIW processor is researched, and a the instruction accurate instruction set simulator （ISS） is designed. With the ISS, through a pipeline stall checking model, a cycle accurate ISS for aided software optimization is realized. Combined the ISS with an assembler and a debugger, a software optimization development environment for block cipher specific VLIW processor is constructed. With the ISS and the debugger, instruction level parallelism （ILP） and resource occupation of the program on VLIW processor is evaluated. Then programmer improve the program with those data, and the instruction level parallelism of VLIW is exploited with the environment.

关 键 词：超长指令字(VLIW) 处理器建模 指令集体系结构 指令集模拟器 指令级并行 

分 类 号：TP391.72[自动化与计算机技术—计算机应用技术]