基于FPGA的数字误码测试系统设计与实现  

Design and Implementation of BER Test System Based on FPGA

作　　者：唐庭龙[1] 夏平[1,2] 刘馨琼[1,2] 

机构地区：[1]三峡大学电气信息学院,湖北宜昌443002 [2]三峡大学智能视觉与图像信息研究所,湖北宜昌443002

出　　处：《三峡大学学报（自然科学版）》2009年第3期80-82,112,共4页Journal of China Three Gorges University：Natural Sciences

基　　金：湖北省教育厅自然科研基金项目(D200513001)

摘　　要：设计了逐位比较型数字通信误码测试系统.首先,分析了误码测试系统的基本架构及其各组成功能模块;其次,讨论了误码测试系统中各关键模块的实现方法;最后,利用Quartus II 7.2软件平台对设计的数字误码测试系统进行了仿真分析,验证了设计的正确性.ehiteeture mentation tus II 7.2 Digital communications BER test system based on bit comparison is designed. Firstly, the basic ar of the BER test system and its constituent functional modules are analyzed. Secondly, the imple methods of the key device module are discussed. Finally, the system is utilized to simulate in Quar design software platform; and the correctness of its design is verified.

关 键 词：误码测试系统 FPGA 位同步 M序列 

分 类 号：TN914.3[电子电信—通信与信息系统] TP391.9[电子电信—信息与通信工程]