一种基于FPGA/DSP的灵巧干扰平台设计与实现  

Design and Realization of Smart-jamming Platform Based on FPGA and DSP

作　　者：瞿福琪[1] 胡以华[1] 焦均均[1] 

机构地区：[1]解放军电子工程学院安徽省电子制约技术重点实验室,安徽合肥230037

出　　处：《现代电子技术》2009年第13期33-36,共4页Modern Electronics Technique

摘　　要：灵巧干扰以其干扰功率的节省和干扰效果的优势而成为近年来国内外研究的热点。在分析灵巧干扰平台功能后,介绍一种基于FPGA和DSP的灵巧干扰硬件平台设计,FPGA和DSP通过EMIF总线共享外部RAM,协同实现对信号的高速处理,设计并用Verilog语言编写硬件平台控制软件。实验证明,该设计在软件控制下平台能够正确工作,且满足灵巧干扰平台功能的要求。In recent years,smart- jamming research becomes the hotspot for its saving jamming power and better effect. After analyzing the function of smart-jamming platform,a design of smart-jamming platform based on FPGA and DSP is introduced,FPGA and DSP implement high speed signal processing together by sharing outer RAM on EMIF bus,control software is designed with Verilog HDL. Experiment proves validity of the design.

关 键 词：灵巧干扰 FPGA DSP 平台设计 

分 类 号：TN911.7[电子电信—通信与信息系统]