一种分区式高速12位A/D转换器  

Design of a 12Bit High Speed Subranging A/D Converter

作　　者：王若虚[1] 

机构地区：[1]电子工业部第二十四研究所

出　　处：《微电子学》1998年第4期254-259,共6页Microelectronics

摘　　要：介绍了一个高速１２位分区式Ａ／Ｄ转换器的设计。电路采用“３位＋３位＋８位”的三级分区式结构。其中的８位ＡＤＣ为折叠插入式ＡＤＣ，误差校正采用模拟校正、数字编码形式。采用２μｍＢｉＣＭＯＳ设计规则设计的电路，经ＰＳＰＩＣＥ仿真，在±５Ｖ电源下，采样频率高达３ＭＨｚ。A　monolithic　high　speed　12bit　subranging　A/D　converter　for　CCD　imaging　has　been　developed.　Characteristics　of　the　circuit　and　its　architecture　are　described　in　detail.　A　“3bit+3bit+8bit”　threestage　subranging　configuration　is　adopted,　where　the　8bit　circuit　is　a　folding　and　interpolating　ADC.　Analog　correction　with　digital　coding　is　used　for　error　correction.　A　builtin　clock　generator　provides　strobe　clock　signals　for　3　subranging　conversion　subsystems.　SPICE　simulation　of　the　device　indicates　that　a　sampling　frequency　up　to　3　MHz　at　±5　V　supply　is　achievable.

关 键 词：模拟集成电路 A/D转换器 数字信号处理 

分 类 号：TN431.1[电子电信—微电子学与固体电子学] TP335.1[自动化与计算机技术—计算机系统结构]