基于FPGA和DSP Builder的FIR滤波器设计  

The FIR Filter Design Based on FPGA and DSP Builder

作　　者：王春玲[1] 王蒙[1] 

机构地区：[1]泰山学院物理与电子工程学院,山东泰安271021

出　　处：《泰山学院学报》2009年第3期99-103,共5页Journal of Taishan University

基　　金：泰山学院科研资助重点立项项目(P06-2-01)

摘　　要：本文提出一种基于Altera的DSP Builder工具箱的数字滤波器新型设计方法,并通过16位FIR滤波器设计实例,说明这种方法在简化设计难度、提高设计速度和灵活性等方面的优势和应用价值.A new design method is taken forwords for data filter based on the DSP Builder toolbox of Altera, and a design example of 16bits FIR filter is given. The example illustrates the method＇s advantages in simplifing design difficulty,improving design speed and flexibility and its application value.

关 键 词：滤波器 DSP BUILDER 系数 仿真 

分 类 号：TN409[电子电信—微电子学与固体电子学]