低速率语音通信中高效维特比译码的FPGA实现  

FPGA Implementation of Viterbi Decoding for Low-bit-rate Speech Communication

作　　者：敖亮[1] 王金明[1] 张雄伟[2] 

机构地区：[1]解放军理工大学通信工程学院,江苏南京210007 [2]解放军理工大学指挥自动化学院,江苏南京210007

出　　处：《电子质量》2009年第7期6-8,共3页Electronics Quality

摘　　要：维特比译码是卷积码解码中一种最大似然的译码算法,文章给出了一种高效的卷积码编码及维特比解码FPGA硬件实现的结构,提出了一种采用(2,1,7)卷积码对2.4kbpsMELP语音编码参数进行抗误码保护的信道编码方案。实验表明,能有效提升噪声信道下传输的语音参数的抗误码性能。Viterbi decoding is a maximum likelihood decode algorithm of the convofution code, A hardware implement architecture is proposed for the convolution coding and viterbi decOding using FPGA, and a channel-coding program based on （2, 1, 7） convolution code is used to protect the 2.4kbps MELP speech code parameters. Experiment result shews that this can efficiently improve the quality of speech parameters in noisy channel.

关 键 词：维特比译码 卷积码 现场可编程门阵列 低速率语音编码 

分 类 号：TN912.31[电子电信—通信与信息系统]