YHFT-DSP外部同步存储器接口时序设计优化  

Timing Optimization of External Synchronous Memory Interface for YHFT-DSP

作　　者：黄彩霞[1,2] 马剑武[1] 

机构地区：[1]国防科学技术大学计算机学院,湖南长沙410073 [2]长沙大学计算机科学与技术系,湖南长沙410003

出　　处：《湖南大学学报（自然科学版）》2009年第8期80-83,共4页Journal of Hunan University:Natural Sciences

基　　金：国家自然科学基金资助项目(60873212;60876024)

摘　　要：针对YHFT-DSP外部同步存储器接口的时序问题,本文综合考虑工程实际、设计开销和实现自动化等因素,给出了封装延时差、单元延时和IO单元虚延时三种优化方法.芯片测试结果表明:基于时钟提前的IO单元虚延时方法能够高效地实现133 MHz时钟频率的外部同步存储器接口访问.According to the timing problem of External Synchronous Memory InterFace （ESMIF） of YHFT-DSP, this paper provides three optimization methods： cell delay, package delay-difference and IO cell false-delay by comprehensively considering factors such as project reality, design overhead and implementation automation. The result of chip tests shows that the method of IO cell false-delay based on early-clock can efficiently realize the access of ESMIF at the clock of 133MHz.

关 键 词：时序电路 外部同步存贮器接口(ESMIF) 时序优化 时钟提前 虚延时 

分 类 号：TP333.5[自动化与计算机技术—计算机系统结构]