OPB总线仲裁器的RTL设计与FPGA实现  

The RTL design and FPGA implementation of OPB arbiter device

作　　者：韩建强[1] 李海华[1] 

机构地区：[1]上海交通大学微纳科学技术学院,上海200240

出　　处：《微计算机信息》2009年第29期147-148,161,共3页Control & Automation

基　　金：上海市科委专项基金资助项目(0752nm014)

摘　　要：本文详细介绍了OPB总线仲裁器的信号和仲裁机理。在QuartusII8.0平台上,分别用固定优先级算法和LRU算法,用硬件描述语言(verilogHDL)对OPB总线仲裁器进行了RTL硬件建模。并用FPGA进行实现,并比较了仿真结果和综合结果,两种算法都通过了RTL和网表之间的形式验证。This paper introduces the signals and mechanism of OPB arbiter in detail. On the QuartusⅡ8.0 platform ,the arbiter is implemented in verilog HDL rtl level based on fixed priority algorithm and LRU algorithm. After synthesis with FPGA, we compare the two algorithm＇s simulation and synthesis result. The formal verification report is also given.

关 键 词：OPB总线 PLB总线 CoreConnect 仲裁器 

分 类 号：TP301.6[自动化与计算机技术—计算机系统结构]