VCPPS:一种面向并行Verilog模拟的代码分割器  

VCPPS:a Code Partitioner for Parallel Verilog Simulation

作　　者：张昆[1] 钱磊[1] 李宏亮[1] 谢向辉[1] 

机构地区：[1]江南计算技术研究所,江苏无锡214083

出　　处：《计算机工程与科学》2009年第A01期319-323,共5页Computer Engineering & Science

基　　金：国家973计划资助项目(2007CB310907);国家863计划资助项目(2007AA01Z117)

摘　　要：本文介绍了一种面向并行模拟的Verilog代码分割器VCPPS。VCPPS通过图形化的方式进行人机交互,并采取用户启发式的方法指导分割。文章介绍了VCPPS设计与实现中的一些关键技术,通过分析可以看出,VCPPS可以正确地完成繁琐的Verilog代码分割工作,为并行Verilog模拟提供支持。This paper presents VCPPS, a code partitioner for parallel Verilog simulation. In VCPPS, we provide a graphic user interface, and adopt a user heuristic approach in the partitioning process. Some key techniques of VCPPS are introduced in detail in this paper. Analysis has shown that VCPPS is suitable for the partitioning problem for parallel Verilog Simulation.

关 键 词：并行Verilog模拟 代码分割 

分 类 号：TP391[自动化与计算机技术—计算机应用技术]