基于IP core的3/4 TPC编解码器的设计  

Design of 3/4 TPC Codec Based on IP Core

作　　者：李嘉席[1] 黄进燕[1] 王宏丽 

机构地区：[1]中国电子科技集团公司第五十四研究所,河北石家庄050081 [2]河北省工商行政管理干部学校,河北石家庄050021

出　　处：《无线电通信技术》2009年第6期31-33,共3页Radio Communications Technology

摘　　要：基于XILINX公司的TPC IP core设计了码率为3/4的TPC编解码器。此3/4Turbo乘积码(Turbo productcode,TPC)编码是在码率为(64,57)×(64,57)的二维TPC编码的基础上截短得到的。该编码采用IEEE802.16和IEEE802.16a标准中规定的生成多项式。设计中采用了周期为220-1的二进制伪随机序列作为信源,利用AWGN IP core生成数字高斯白噪声,对3/4TPC的性能进行了测试。采用BPSK调制在Eb/N0为4.0dB时,测得的信道的误码率为2×10-6,信息速率可以达到49Mbps,与Matlab的仿真结果相比大约有0.2dB左右的误差。所有程序都在一片FPGA VirtexII2000中完成。A 3/4 TPC codec based on the TPC IP core released by XILINX corporation is designed. The 3/4 TPC code is generated by truncating a （64,57） × （64,57） two-dimensional TPC code, and it uses the generator polynomial specified in IEEE 802.16 and IEEE 802.16a standards.Tile performance of 3/4 TPC is tested, a binary pseudo-random sequence with 2^20 - 1 period is used as signal source, and digital Gaussian white noise is generated by the AWGN IP core. The channel BER at Eb/N0 of 4.0dB is about 2 × 10^- 6 for BPSK, which is 0.2dB higher than the simulation result of Matlab,and the bit rate is up to 49Mbps. All the programs run on one FPGA of Virtexll2000.

关 键 词：TPC AWGN 信道编码 FPGA 

分 类 号：TN911[电子电信—通信与信息系统]