片上多核处理器的结构级功耗建模与优化技术研究  

作　　者：张戈[1] 胡伟武[1] 黄琨[1] 曾洪博[1] 王君[1] 

机构地区：[1]中国科学院计算技术研究所微处理器中心中国科学院计算机系统结构重点实验室,北京100190

出　　处：《自然科学进展》2009年第12期1398-1409,共12页

基　　金：国家重点基础研究发展计划(批准号:2005CB321603);国家高技术研究发展计划(批准号:2009AA01Z125);国家自然科学基金(批准号:60803029)资助项目

摘　　要：功耗是导致片上多核处理器出现故障的重要诱因,也是片上多核处理器设计的重要制约因素。如何降低多核处理器的功耗并提高处理器能量效率,具有很大的研究意义与探索空间。文中主要从体系结构设计者的角度,并结合电路实现,研究并总结纳米级工艺下片上多核处理器的功耗建模与评估方法,及其不同构件的低功耗优化技术。通过提出创新高效的多核处理器结构级功耗评估方法及其模拟平台,提高多核结构功耗模拟的准确性与灵活性,并以此为依托,开展处理器核、片上网络、片上存储及其一致性协议的各方面优化,寻求提高多核处理器功耗有效性的微体系结构,为国产多核处理器的低功耗设计提供一定借鉴与参考。

关 键 词：片上多核处理器 功耗建模 功耗评估 低功耗结构 

分 类 号：TP332[自动化与计算机技术—计算机系统结构] TN402[自动化与计算机技术—计算机科学与技术]