复用NoC测试IP芯核测试存取链优化配置  

Optimal Test Access Chain Configuration for Reusing NoC to Test IP Cores

作　　者：赵建武[1] 师奕兵[1] 王志刚[1] 

机构地区：[1]电子科技大学自动化工程学院,成都611731

出　　处：《微电子学》2009年第6期874-878,共5页Microelectronics

基　　金：国家高技术研究发展(863)计划基金资助项目(2006AA06Z222);教育部新世纪优秀人才支持计划资助项目(NCET-05-0804);国家建设高水平大学公派研究生项目资助

摘　　要：论述了层次型IP芯核不同测试模式之间的约束关系,给出了层次型IP芯核的测试壳结构,提出了一种复用片上网络测试内嵌IP芯核的启发式测试存取链优化配置方法。该方法可有效减小测试数据分组数量和被测芯核的测试时间。使用片上网络测试平台,在测试基准电路集ITC’02中的基准电路p22810上进行了实验验证。Restrictions between different test modes of various hierarchical IP cores were discussed. A wrapper architecture was presented. A heuristic test for IP core was proposed to get optimal test access chain configuration and minimize the number of test packets and overall test time required for embedded core test. Finally, experimental test for SoC p22810 of ITC＇02 SoC Test Benchmark were realized by using NoC test platform.

关 键 词：微系统芯片 片上网络 层次型IP芯核 测试壳 测试存取链配置 

分 类 号：TN407[电子电信—微电子学与固体电子学]