改进的仲裁器PUF设计与分析  

Design and Analysis of Improved Arbiter PUF

作　　者：张俊钦[1] 谷大武[1] 侯方勇[2] 

机构地区：[1]上海交通大学计算机科学与工程系,上海200240 [2]国防科学技术大学计算机学院,长沙410073

出　　处：《计算机工程》2010年第3期249-250,253,共3页Computer Engineering

基　　金：国家"863"计划基金资助项目(2006AA01Z446)

摘　　要：介绍Daihyun等设计的仲裁器物理不可克隆函数(PUF)方案,指出其不足之处。在此基础上提出一种改进方案,设计并分析基于D触发器的仲裁器PUF,在FPGA平台上实现并测试该方案的性能。实验结果表明,改进方案在输出的0,1平衡性方面优于Daihyun的PUF方案。This paper introduces the arbiter Physical Uncloneable Function（PUF） scheme designed by Daihyun, and gives its disadvantage. It presents an improved scheme, designs and analyzes the arbiter PUF based on D trigger. It implements the design on Field Programmable Gate Array（FPGA） platform and conducts experiments to evaluate the performance. Experimental results show that the improved method is better than the method designed by Daihyun in 0, 1 balance of output.

关 键 词：仲裁器物理不可克隆函数 现场可编程逻辑阵列 D触发器 

分 类 号：TP303[自动化与计算机技术—计算机系统结构]